(19) 世界知的所有権機関 国際事務局





(43) 国際公開日 2004年11月11日(11.11.2004)

PCT

(10) 国際公開番号

(51) 国際特許分類7:

WO 2004/098120 A1

H04L 7/033, H03L 7/08

(21) 国際出願番号:

PCT/JP2003/005584

(22) 国際出願日:

2003年5月1日(01.05.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(71) 出願人 (米国を除く全ての指定国について): 三 菱電機株式会社 (MITSUBISHI DENKI KABUSHIKI KAISHA) [JP/JP]; 〒100-8310 東京都 千代田区 丸の内 二丁目 2 番 3 号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 戸塚 洋史 (TO-TUKA, Hirofumi) [JP/JP]; 〒100-8310 東京都 千代田区 丸の内二丁目2番3号三菱電機株式会社内 Tokyo (JP). 田上仁之 (TAGAMI, Hitoyuki) [JP/JP]; 〒100-8310 東京都 千代田区 丸の内二丁目2番3号 三菱電機株 式会社内 Tokyo (JP).

- (74) 代理人: 酒井 宏明 (SAKAI, Hiroaki); 〒100-0013 東京 都 千代田区 霞が関三丁目 2番 6号 東京倶楽部ビル ディング Tokyo (JP).
- (81) 指定国 (国内): CN, JP, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).


添付公開書類:

国際調査報告書


2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: CLOCK DATA RECOVERY CIRCUIT

(54) 発明の名称: クロックデータリカバリー回路



クロックと分周入力データとの位相差を検出して、検出した位相差を無くすための位相差信号を生成し、電圧制御 発振器は、位相差信号に基づいて発振周波数を調整してクロックを生成し、データ識別器は、電圧制御発振器が生 🖊 成したクロックを用いて、入力データを識別する



PTO 10 DEC 2004

明細書

クロックデータリカバリー回路

5 技術分野

この発明は、通信システム等に用いられるクロックデータリカバリー回路に関するものであり、詳細には、リターン・トゥ・ゼロ(R^{*}Z:Return-to-Zero)データに基づいてクロックを生成し、データの識別を行うクロックデータリカバリー回路に関するものである。

10

15

20

25

背景技術

第13図は、たとえば、A. Pottbäcker他「A Si Bipolar Phase and Frequenc y Detector IC for Clock Extraction up to 8Gb/s」(IEEE Journal of Solid S tate Circuits, vol. SC-27 pp1747-1751 (1992))に示されているノン・リターン・トゥ・ゼロ(NRZ: Non Return-to-Zero)データ用の従来のクロックデータリカバリー回路の構成を示すブロック図である。

第13図に示した従来のクロックデータリカバリー回路は、位相比較器100 と、ローパスフィルタ(以下LPFとする)200と、電圧制御発振器(以下V COとする)300と、データ識別器400とを備えている。

位相比較器100は、入力データDINとVCO300で生成されたクロック CLK1との位相を比較して、これら2つの信号の位相差を検出する。そして、 検出した位相差をアナログ値で示した位相差信号FEO1をLPF200に出力する。LPF200は、位相差信号FEO1の高周波成分を除去して平滑化した 電圧制御信号をVCO300に出力する。VCO300は、電圧制御信号に基づいて発振周波数を調整してクロックCLK1を生成し、生成したクロックCLK1を位相比較器100とデータ識別器400とに出力する。データ識別器400は、VCO300で生成されたクロックCLK1に基づいて入力データDINが

"0"であるのか"1"であるのかを識別する。

第14図は、第13図に示した位相比較器100の構成を示すブロック図である。位相比較器100は、第1のサンプル・ホールド回路110と、第2のサンプル・ホールド回路120と、 20と、セレクタ130とを備えている。

5 第1のサンプル・ホールド回路110は、入力データDINが"H"の期間クロックCLK1の電圧値をサンプリングし、入力データDINの立下りでクロックCLK1の電圧値をホールドする。

第2のサンプル・ホールド回路120は、入力データDINが"L"の期間クロックCLK1の電圧値をサンプリングし、入力データDINの立ち上がりでクロックCLK1の電圧値をホールドする。

セレクタ130は、入力データDINが"H"の場合には第2のサンプル・ホールド回路120の出力SHO2を、入力データDINが"L"の場合には第1のサンプル・ホールド回路110の出力SHO1を選択し、選択した信号を位相差信号FEO1として出力する。

つぎに、従来のクロックデータリカバリー回路の動作を説明する。まず、第1 15 5図のタイミングチャートを参照して、位相比較器100の動作を説明する。第 15図のタイミングチャートは、VCO300が生成したクロックCLK1の位 相が入力データDINの位相よりも早い場合を示している。また、入力データD I Nは、NR Zデータで "H"、 "L"、 "L"、 "H"、 "L"、 "H"、 す なわち"1"、"0"、"0"、"1"、"0"、"1"の順に入力されている。 20 入力データDINが "L" から "H" に変化すると、第1のサンプル・ホール ド回路110は、クロックCLK1の電圧値のサンプリングを開始する。また、 第2のサンプル・ホールド回路120は入力データDINの立ち上がりの瞬間の クロックCLK1の電圧値をホールドする。そして、入力データDINが"H" 25 の期間、セレクタ130は、第2のサンプル・ホールド回路120の出力SHO 2を選択して、選択した第2のサンプル・ホールド回路120の出力SHO2を 位相差信号FEO1として出力する。

10

15

20

25

入力データDINが"H"から"L"に変化すると、第1のサンプル・ホールド回路110は入力データDINの立下りの瞬間のクロックCLK1の電圧値をホールドし、第2のサンプル・ホールド回路120はクロックCLK1の電圧値のサンプリングを開始する。そして、入力データDINが"L"の期間、セレクタ130は、第1のサンプル・ホールド回路110の出力SHO1を選択して、選択した第1のサンプル・ホールド回路110出力SHO1を位相差信号FEO1として出力する。

このように位相比較器100は、入力データDINの変化点(立ち上がりと立下り)で入力データDINとクロックCLK1の立ち上がりとの位相差を検出して、検出した位相差の情報をアナログ値で示した位相差信号FEO1として出力する。

つぎに、従来のクロックデータリカバリー回路の動作を説明する。位相比較器 100は、上述したように入力データDINとVCO300で生成されたクロック1との位相を比較して、これら2つの信号の位相差を検出する。そして、検出した位相差をアナログ値とした位相差信号FEO1をLPF200に出力する。

LPF200は、位相差信号FEO1の高周波成分を除去して平滑化した電圧制御信号をVCO300に出力する。VCO300は、電圧制御信号に基づいて発振周波数を調整してクロックCLK1を生成する。すなわち、位相比較器100において検出した入力データDINの変化点とクロックCLK1の立ち上がりとの位相差に基づいて発振周波数を調整することで、入力データDINとクロックCLK1の立ち上がりの位相を合わせこむ。VCO300は、生成したクロックCLK1を位相比較器100とデータ識別器400とに出力する。

データ識別器400は、クロックCLK1の立下りで入力データDINが"1"であるのか"0"であるのかを識別する。そして、識別したデータを識別データとして出力する。位相比較器100とデータ識別器400とに入力される入力データDIN信号は同一信号であるので、電圧制御信号に基づいて発振周波数を調整して生成されたクロックCLK1の立下り位相は、データ識別器400に入

4

力される入力データDINのビット中央の位相と一致している。したがって、データ識別器400は、第16図(a)に示すように、クロックCLK1の立下りで入力データDINを識別すれば、入力データDINの最適識別点となるビット中央で入力データDINを識別することができる。

5 しかしながら、通信システムで扱う入力データはNR Zデータとは限らない。 ここで、上記従来技術のクロックデータリカバリー回路の入力データにR Zデータを入力したとする。第17図のタイミングチャートを参照して、入力データD INにR Zデータを入力した場合の位相比較器100の動作を説明する。

第17図のタイミングチャートにおいても、上述した入力データDINにNR 2データを用いた場合と同様に、VCO300が生成したクロックCLK1の位 相が入力データDINの位相よりも早くなっており、入力データDINにはRZ データで"100101"が入力されているものとする。

入力データDINが "L"から "H"に変化すると、第1のサンプル・ホールド回路110は、クロックCLK1の電圧値のサンプリングを開始し、第2のサンプル・ホールド回路120は入力データDINの立ち上がりの瞬間のクロックCLK1の電圧値をホールドする。そして、入力データDINが "H"の期間、セレクタ130は、第2のサンプル・ホールド回路120の出力SHO2を選択して、選択した第2のサンプル・ホールド回路120の出力SHO2を位相差信号FEO1として出力する。

20 入力データDINが"H"から"L"に変化すると、第1のサンプル・ホールド回路110は入力データDINの立下りの瞬間のクロックCLK1の電圧値をホールドし、第2のサンプル・ホールド回路120はクロックCLK1の電圧値のサンプリングを開始する。そして、入力データDINが"L"の期間、セレクタ130は、第1のサンプル・ホールド回路110の出力SHO1を選択して、

25 選択した第1のサンプル・ホールド回路110出力SHO1を位相差信号FEO1として出力する。

VCO300で生成されたクロックCLK1の位相が入力データDINの位相

5

よりも早くなっているため、入力データDINが"H"から"L"に変化した場合、第17図に示すように、入力データDINの立下りの瞬間のクロックCLK 1は"H"のままである。そのため、第1のサンプル・ホールド回路110の出力SHO1と第2のサンプル・ホールド回路120の出力SHO2とが異なる値となる。

本来、入力データDINとクロックCLK1とが固定した位相関係にある場合には、位相比較器100の出力である位相差信号FEO1も固定されていなければならない。

しかしながら、上記従来技術のクロックデータリカバリー回路にRZデータを 10 入力した場合、第17図において一点鎖線で示した望まれる位相差信号FEO1 の値と実際にセレクタ130が出力する位相差信号FEO1とにずれが生じてしまう。

また、VCO300で生成されたクロックCLK1の位相が入力データDINの位相よりも早くなっている場合、位相差信号FEO1のずれは、入力データDINが "L"の期間継続する。すなわち、位相差信号FEO1のずれの期間は、入力データDINに依存して変化する。

このように上記従来技術のクロックデータリカバリー回路にRZデータを入力した場合、データを識別するクロックを生成するための位相差信号にずれが生じるとともに、そのずれの期間が入力データに依存しているため、データを識別するクロックの位相が揺らいでしまい、入力データを正確に識別することができないという問題がある。

本発明は、上記に鑑みてなされたものであって、RZデータの入力データを安定して識別することができるクロックデータリカバリー回路を提供することを目的としている。

25

15

20

発明の開示

本発明にかかるクロックデータリカバリー回路にあっては、電圧制御発振器が

10

15

20

25

6

生成したクロックに基づいて入力データを識別するデータ識別器と、

前記入力データを分周する分周器と、前記電圧制御発振器が生成したクロックと前記分周器において分周された入力データとの位相差を検出して、該検出した位相差を無くすための位相差信号を生成する位相比較器と、前記位相差信号に基づいて発振周波数を調整して前記クロックを生成して、前記データ識別器と前記位相比較器とに出力する前記電圧制御発振器とを備えることを特徴とする。

この発明によれば、分周した入力データと生成したクロックとの位相を比較して位相差を検出し、検出した位相差を無くすための位相差信号に基づいて発振周波数を調整して入力データの位相に合わせたクロックを生成し、生成したクロックに基づいて入力データを識別するようにしている。

図面の簡単な説明

第1図は、この発明における実施の形態1のクロックデータリカバリー回路の構成を示すブロック図であり、第2図は、第1図に示した位相比較器の構成を示すブロック図であり、第3図は、この発明における実施の形態1のクロックデータリカバリー回路の動作を説明するためのタイミングチャートであり、第4図は、この発明における実施の形態2のクロックデータリカバリー回路の構成を示すブロック図であり、第5図は、この発明における実施の形態2のデータリカバリー回路の動作を説明するためのタイミングチャートであり、第6図は、この発明における実施の形態3のクロックデータリカバリー回路の構成を示す図であり、第7図は、この発明における実施の形態3のクロックデータリカバリー回路の動作を説明するためのタイミングチャートであり、第8図は、この発明における実施の形態4のクロックデータリカバリー回路の構成を示すブロック図であり、第9図は、この発明における実施の形態4のデータリカバリー回路の動作を説明するためのタイミングチャートであり、第10図は、この発明における実施の形態5のデータリカバリー回路の構成を示すブロック図であり、第11図は、この発明における実施の形態5のデータリカバリー回路の構成を示すブロック図であり、第11図は、この発明における実施の形態5のデータリカバリー回路の構成を示すブロック図であり、第11回は、この発明における実施の形態60のクロックデータリカバリー回路の構成を示すブロック図

15

20

25

7

であり、第12図は、この発明における実施の形態6のクロックデータリカバリー回路の動作を説明するためのタイミングチャートであり、第13図は、従来のクロックデータリカバリー回路の構成を示すブロック図であり、第14図は、第13図に示した位相比較器の構成を示すブロック図であり、第15図は、従来のクロックデータリカバリー回路の動作を説明するためのタイミングチャートであり、第16図は、データとクロックの位相関係を示す図であり、第17図は、従来のクロックデータリカバリー回路の動作を説明するためのタイミングチャートである。

10 発明を実施するための最良の形態

本発明をより詳細に説術するために、添付の図面に従ってこれを説明する。 実施の形態 1.

第1図〜第3図を用いて、この発明の実施の形態1を説明する。第1図は、この発明における実施の形態1のクロックデータリカバリー回路の構成を示すブロック図である。この発明における実施の形態1のクロックデータリカバリー回路は、位相比較器1と、ローパスフィルタ(以下LPFとする)2と、電圧制御発振器(以下VCOとする)3と、データ識別器4と、分周器5とを備えている。

分周器5は、たとえば、Tフリップフロップなどを用いて、入力データRZーDATADATAの周波数を1/2に分周する。そして、分周入力データRZーDATA1を位相比較器1に出力する。具体的には、分周器5は、入力データRZーDATAO立ち上がりを検出する毎に分周入力データRZーDATA1を反転して、位相比較器1に出力する。

位相比較器1は、分周入力データRZ-DATA1とVCO3で生成されたクロックCLKとの位相を比較して、これら2つの信号の位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号FEOをLPF2に出力する。LPF2は、位相差信号FEOの高周波成分を除去して平坦化した電圧制御信号をVCO3に出力する。VCO3は、電圧制御信号に基づいて発振周波数を

15

20

調整してクロックCLKを生成し、生成したクロックCLKを位相比較器1とデータ識別器4とに出力する。データ識別器4は、VCO3で生成されたクロックCLKに基づいて入力データRZ-DATAが"0"であるのか"1"であるのかを識別する。

5 第2図は、第1図に示したVCO3の構成を示すブロック図である。位相比較 器1は、第1のサンプル・ホールド回路11と、第2のサンプル・ホールド回路 12と、セレクタ13とを備えている。

第1のサンプル・ホールド回路11は、分周入力データRZーDATA1が"H"の期間クロックCLKの電圧値をサンプリングし、分周入力データRZーDATA1の立下りでクロックCLKの電圧値をホールドする。

第2のサンプル・ホールド回路12は、分周入力データRZーDATA1が" L"の期間クロックCLKの電圧値をサンプリングし、分周入力データRZーD ATA1の立ち上がりでクロックCLKの電圧値をホールドする。

セレクタ13は、分周入力データRZ-DATA1が"H"の場合には第2の サンプル・ホールド回路12の出力SH2を、分周入力データRZ-DATA1 が"L"の場合には第1のサンプル・ホールド回路11の出力SH1を選択し、 選択した信号を位相差信号FEOとして出力する。

つぎに、この発明における実施の形態 1 のクロックデータリカバリー回路の動作を説明する。まず、第 3 図のタイミングチャートを参照して、分周器 5 および位相比較器 1 の動作を説明する。第 3 図のタイミングチャートは、V CO 3 で生成されたクロック CL Kの位相が入力データR Z 一DATAの位相よりも早い場合を示しており、入力データR Z 一DATAは、R Z 信号で"H"、"L"、"L"、"L"、"H"、"L"、"H"、すなわち"1"、"0"、"0"、"0"、"1"、"0"、"1"の順に入力されている。

25 入力データR Z - DATAが "L" から "H" に変化すると、分周器 5 は、入 カデータR Z - DATAの立ち上がりを検出して、分周入力データR Z - DATA A 1 を反転する。すなわち、分周器 5 は、入力データR Z - DATAの立ち上が

25

9

り毎に、分周入力データRZ-DATA1を "L" から "H"、または "H" から "L" にする。

分周入力データR Z - DATA1が "L" から "H" に変化した場合、第1のサンプル・ホールド回路11は、クロックCLKの電圧値のサンプリングを開始する。また、第2のサンプル・ホールド回路12は、分周入力データR Z - DATA1の立ち上がりの瞬間のクロックCLKの電圧値をホールドする。そして、分周入力データR Z - DATA1が "H"の期間、セレクタ13は、第2のサンプル・ホールド回路12の出力SH2を選択して、選択した第2のサンプル・ホールド回路12の出力SH2を位相差信号FEOとして出力する。

10 分周入力データR Z - DATA1が "H"から "L"に変化した場合、第1のサンプル・ホールド回路11は、分周入力データR Z - DATA1の立下がりの瞬間のクロックCLKの電圧値をホールドする。また、第2のサンプル・ホールド回路12は、クロックCLKの電圧値のサンプリングを開始する。そして、分周入力データR Z - DATA1が "L"の期間、セレクタ13は、第1のサンプル・ホールド回路11の出力SH1を選択して、位相差信号FEOとして出力する。

・このように位相比較器1は、入力データRZ-DATAが"H"になるごとに、 第1のサンプル・ホールド回路11の出力SH1と第2のサンプル・ホールド回 路12の出力SH2とを切り替えて、位相差信号FEOを出力する。すなわち、

20 入力データR Z - DATAに "H" が入力された時の入力データR Z - DATA の立ち上がりとクロック C L K の立ち上がりとの位相差を検出して、検出した位相差の情報をアナログ値で示した位相差信号 F E O を出力する。

つぎに、クロックデータリカバリー回路の動作を説明する。分周器5は、入力 データRZ-DATAの立ち上がりを検出して、分周入力データRZ-DATA 1を反転する。位相比較器1は、分周入力データRZ-DATA1とVCO3で 生成されたクロックCLKとの位相を比較して、分周入力データRZ-DATA 1とVCO3で生成されたクロックCLKの位相差を検出する。そして、検出し

20

た位相差をアナログ値で示した位相差信号FEOをLPF2に出力する。LPF2は、位相差信号FEOの高周波成分を除去して平滑化した電圧制御信号をVCO3に出力する。

VCO3は、電圧制御信号に基づいて発振周波数を調整してクロックCLKを生成する。すなわち、位相比較器1において検出した入力データRZーDATAの立ち上がりとクロックCLKの立ち上がりとの位相差に基づいて発振周波数を調整することで、入力データRZーDATAの立ち上がりとクロックCLKの立ち上がりの位相を合わせこむ。VCO3は、生成したクロックCLKを位相比較器1とデータ識別器4とに出力する。

10 データ識別器4は、クロックCLKの立下りで入力データRZ-DATAが" 1"であるのか"0"であるのかを識別する。そして、識別したデータを識別デ ータとして出力する。位相比較器1に入力される分周入力データRZ-DATA 1は、分周器5において入力データRZ-DATAの立ち上がりに同期して分周 されている。したがって、第16図(b)に示すように、クロックCLKの立下 りで入力データRZ-DATAを識別すれば、入力データRZ-DATAを識別 することができる。

このようにこの実施の形態1では、入力データを分周した分周入力データと生成したクロックとの位相を比較して位相差を検出し、検出した位相差を無くすための位相差信号に基づいて発振周波数を調整して入力データの位相に合わせたクロックを生成し、生成したクロックに基づいて入力データを識別するようにしているため、入力データをRZデータで入力した場合において、位相差信号のずれを抑制することができ、入力データに依存した位相揺らぎのないクロックを用いて入力データを識別することができる。

実施の形態 2.

25 第4図および第5図を用いて、この発明の実施の形態2を説明する。実施の形態1では、入力データを分周した分周入力データの変化点にVCOが生成するクロックの立ち上がりエッジを合わせるようにしたため、位相揺らぎのないクロッ

20

クを用いて入力データを識別するようにした。しかしながら、第16図(b)に示したように、データを識別するクロックの立下りは、入力データの最適識別点とはずれているため、入力データのデューティー比の変動によっては、データを正しく識別することができない場合がある。

5 このような問題を改善するために、この実施の形態2では、VCOが生成する クロックの位相を調整して、クロックの立下りを入力データの最適識別点に合わ せるものである。

第4図は、この発明における実施の形態2のクロックデータリカバリー回路の構成を示すブロック図である。この発明における実施の形態2のクロックデータリカバリー回路は、実施の形態1のクロックデータリカバリー回路のVCO3と位相比較器1との間に、可変遅延器6が追加されている。第1図に示した実施の形態1のクロックデータリカバリー回路と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。

可変遅延器 6 は、調整端子から入力される調整信号に基づいて、VCO 3 から 15 入力されるクロック CLKを遅延させた遅延クロック CLKDを位相比較器 1 に 出力する。

位相比較器1は、分周器5において分周された入力データRZ-DATAの立ち上がりに同期した分周入力データRZ-DATA1と入力されたクロックの立ち上がりの位相差を検出する。したがって、第16図(c)に示すように、VCO3が生成するクロックCLKの立下りを入力データRZ-DATAの最適識別点(入力データRZ-DATAのビット幅の中央)に調整するためには位相比較器1に入力するクロックを調整する必要がある。

ここで、入力データR Z ー DATAと可変遅延器 6 が出力する遅延クロック CLKDの位相はロック状態(位相が合っている)ものとする。第 5 図に示すように、入力データR Z ー DATAのビット幅をW、クロック CLKの周期をTとすると、クロック CLKの立下りが入力データR Z ー DATAの最適識別点と一致させるために必要なクロック CLKに対する遅延クロック CLKDの遅延量 de

layは、

5

10

15

20

25

delay=T/2-W/2

で表される。したがって、可変遅延器 6 は、VCO3 で生成されたクロックCL Kを、T/2-W/2 だけ遅延させた遅延クロックCL KDを位相比較器 1 に出力すればよい。したがって、可変遅延器 6 の調整端子にVCO3 で生成されたクロックCL Kを、T/2-W/2 だけ遅延させるような調整信号を入力する。

つぎに、この発明における実施の形態2のクロックデータリカバリー回路の動作を説明する。可変遅延器6は、調整端子から入力される調整信号に基づいてVCO3で生成されたクロックCLKを遅延させた遅延クロックCLKDを位相比較器1に出力する。位相比較器1は、分周器5において分周された入力データRZ-DATA1と遅延クロックCLKDとの位相を比較して、分周入力データRZ-DATA1と遅延クロックCLKDとの位相を比較して、分周入力データRZ-DATA1とVCO3で生成されたクロックCLKの位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号FEOをLPF2に出力する。LPF2は、位相差信号FEOの高周波成分を除去して平滑化した電圧制御信号をVCO3に出力する。VCO3は、電圧制御信号に基づいて発振周波数を調整してクロックCLKを生成して、生成したクロックCLKを可変遅延器6とデータ識別器4とに出力する。データ識別器4は、クロックCLKの立下りで入力データRZ-DATAが"1"であるのか"0"であるのかを識別する。そして、識別したデータを識別データとして出力する。

このようにこの実施の形態2では、可変遅延器は、外部から入力される調整時間だけVCOが生成したクロックを遅延させた遅延クロックを生成し、位相比較器は、遅延クロックと入力データを分周した分周入力データとの位相を比較するようにしたため、入力データのデューティー比に応じた最適識別点にVCOが生成するクロックの立下りを合わせることができる。

実施の形態3.

第6図および第7図を用いて、この発明の実施の形態3を説明する。実施の形

10

25

態2では、位相比較器において位相を比較する分周入力データを基準としてクロックを遅延させることで、VCOが生成するクロックの立下りを入力データの最適識別点に合わせるようにした。この実施の形態3では、位相比較器に入力するクロックを基準として分周入力データを遅延させることで、VCOが生成するクロックの立下りを入力データの最適識別点に合わせるものである。

第6図は、この発明における実施の形態3のクロックデータリカバリー回路の構成を示すブロック図である。この発明における実施の形態3のクロックデータリカバリー回路は、第1図に示した実施の形態1のクロックデータリカバリー回路の分周器5と位相比較器1との間に、可変遅延器6aが追加されている。第1図に示した実施の形態1のクロックデータリカバリー回路と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。

可変遅延器 6 a は、調整端子から入力される調整信号に基づいて分周器 5 から入力された分周入力データR Z-DATA 1 を遅延させた遅延分周入力データR Z-DATA 2 を位相比較器 1 に出力する。

15 ここで、VCO3が生成するクロックCLKと可変遅延器6aが出力する遅延 分周入力データRZーDATA2の位相はロック状態であるものとする。第7図 に示すように、入力データRZーDATAのビット幅をW、クロックCLKの周 期をTとすると、クロックCLKの立下りを入力データRZーDATAの最適識 別点と一致させるために必要な分周入力データRZーDATA1に対する遅延分 20 周入力データRZーDATA2の遅延量delayは、

delay=T/2+W/2

で表される。したがって、可変遅延器6 a は、分周器5で分周された分周入力データR Z-DATA1を、T/2+W/2だけ遅延させた遅延分周入力データR Z-DATA2を位相比較器1に出力すればよい。したがって、可変遅延器6 a の調整端子に分周器5で分周された分周入力データR Z-DATA1を、T/2+W/2だけ遅延させるような調整信号を入力する。

つぎに、この発明における実施の形態3のクロックデータリカバリー回路の動

10

作を説明する。分周器 5 は、入力データR Z - DATAの立ち上がりを検出して、分周入力データR Z - DATA1を反転する。可変遅延器 6 a は、調整端子から入力される調整信号に基づいて、分周入力データR Z - DATA1を遅延させた遅延分周入力データR Z - DATA2を位相比較器 1 に出力する。位相比較器 1 は、遅延分周入力データR Z - DATA2の変化点において遅延分周入力データR Z - DATA2とVCO3で生成されたクロックCLKの位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号FEOをLPF2に出力する。LPF2は、位相差信号FEOの高周波成分を除去して平滑化した電圧制御信号をVCO3に出力する。VCO3は、電圧制御信号に基づいて発振周波数を調整してクロックCLKを生成して、生成したクロックCLKをデータ識別器 4 に出力する。データ識別器 4 は、クロックCLKの立下りで入力データR Z - DATAが"1"であるのか"0"であるのかを識別する。そして、識別したデータを識別データとして出力する。

このようにこの実施の形態3では、可変遅延器は、外部から入力される調整時間だけ入力データを分周した分周入力データを遅延させた遅延分周入力データを生成し、位相比較器は、VCOが生成したクロックと遅延分周入力データとの位相を比較するようにしたため、入力データのデューティー比に応じた最適識別点にVCOが生成するクロックの立下りを合わせることができる。 実施の形態4.

20 第8図および第9図を用いて、この発明の実施の形態4を説明する。実施の形態3および実施の形態4では、位相比較器1の入力の一方を基準として、もう一方を遅延させることでデータを識別するクロックの立下りを入力データの最適識別点に調整するようにした。この実施の形態4では、識別される入力データを遅延させることでデータを識別するクロックの立下りを最適識別点に調整するようにしたものである。

第8図は、この発明における実施の形態4のクロックデータリカバリー回路の 構成を示すブロック図である。この発明における実施の形態4のクロックデータ リカバリー回路は、実施の形態1のクロックデータリカバリー回路のデータ識別器4の前段に、可変遅延器6bが追加されている。第1図に示した実施の形態1のクロックデータリカバリー回路と同じ機能を持つ構成部分には同一符号を付し、 重複する説明は省略する。

5 可変遅延器 6 b は、調整端子から入力される調整信号に基づいて入力データR Z-DATAを遅延させた遅延入力データR Z-DATA 3 をデータ識別器 4 に 出力する。

ここで、位相比較器1に入力される入力データRZ-DATAとVCO3が生成したクロックCLKの位相はロック状態であるものとする。第9図に示すように、入力データRZ-DATAのビット幅をWとすると、クロックCLKの立下りが入力データRZ-DATAの最適識別点と一致させるために必要な分周入力データRZ-DATA1に対する遅延分周入力データRZ-DATA2の遅延量delayは、

delay=W/2

10

20

25

15 で表される。したがって、可変遅延器6bは、入力データRZ-DATAを、TW/2だけ遅延させた遅延入力データRZ-DATA3をデータ識別器4に出力すればよい。したがって、可変遅延器6bの調整端子に分周器5で分周された入力データRZ-DATAを、W/2だけ遅延させるような調整信号を入力する。

つぎに、この発明における実施の形態4のクロックデータリカバリー回路の動作を説明する。分周器5は、入力データRZーDATAの立ち上がりを検出して、分周入力データRZーDATA1を反転する。位相比較器1は、分周入力データRZーDATA1とVCO3で生成されたクロックCLKの位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号FEOをLPF2に出力する。LPF2は、位相差信号FEOの高周波成分を除去して平滑化した電圧制御信号をVCO3に出力する。VCO3は、電圧制御信号に基づいて発振周波数を調整してクロックCLKを生成して、生成したクロックCLKをデータ識別器4に出力する。

10

15

20

25

可変遅延器6bは、調整端子から入力される調整信号に基づいて、入力データRZ-DATAを遅延させた遅延入力データRZ-DATA3をデータ識別器4に出力する。データ識別器4は、クロックCLKの立下りで入力データRZ-DATAが"1"であるのか"0"であるのかを識別する。そして、識別したデータを識別データとして出力する。

このようにこの実施の形態4では、可変遅延器は、外部から入力される調整時間だけ入力データを遅延させた遅延入力データを生成し、データ識別器は、VC Oで生成したクロックの立下りで遅延入力データを識別するようにしたため、入力データのデューティー比に応じた最適識別点にVCOが生成するクロックの立下りを合わせることができる。

実施の形態5.

第10図を用いて、この発明の実施の形態5を説明する。実施の形態2では、 可変遅延器おいてVCOが生成したクロックを遅延させる遅延量を外部から入力 するようにしていた。この実施の形態5では、可変遅延器に入力する遅延量をク ロックデータリカバリー回路内で生成するものである。

第10図は、この発明における実施の形態5のクロックデータリカバリー回路の構成を示すブロック図である。この発明における実施の形態5のクロックデータリカバリー回路は、実施の形態3のクロックデータリカバリー回路にデューティー比検出器7が追加されている。第4図に示した実施の形態3のクロックデータリカバリー回路と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。

デューティー比検出器7は、入力データRZーDATAのデューティー比、すなわち、ビット幅を検出する。そして、可変遅延器6においてクロックCLKを遅延させる遅延量を算出して、算出した遅延量を可変遅延器6の調整端子に出力する。

実施の形態2で説明したように、入力データRZ-DATAのビット幅をW、 クロックCLKの周期をTとすると、可変遅延器6に与える遅延量は、「T/2

10

15

20

+W/2」である。したがって、デューティー比検出器7は、検出した入力データRZ-DATAのビット幅に基づいて、T/2+W/2の遅延量を算出して、可変遅延器6に出力する。

実施の形態5のクロックデータリカバリー回路の動作については、実施の形態3において可変遅延器6に外部から入力されていた調整信号を、デューティー比検出器7が算出する以外同様となるので、ここではその説明を省略する。

このようにこの実施の形態5では、デューティー比検出器が、入力データのビット幅を検出して、VCOが生成するクロックの立下りを入力データの最適識別点に合わせるための遅延量を算出するようにしているため、外部で遅延量を設定することなく、入力データのデューティー比に応じた最適識別点にVCOが生成するクロックの立下りを合わせることができる。

なお、第6図に示した実施の形態3のクロックデータリカバリー回路にデューティー比検出器を備え、デューティー比検出器が、入力データビット幅を検出して分周入力データをT/2+W/2だけ遅延させる遅延値を算出し、算出した遅延値を可変遅延器6aの調整端子に出力するようにしても、外部で遅延量を設定することなく、入力データのデューティー比に応じた最適識別点にVCOが生成するクロックの立下りを合わせることができる。

また、第8図にしめした実施の形態4のクロックデータリカバリー回路にデューティー比検出器を備え、デューティー比検出器が、入力データRZーDATAビット幅を検出して入力データRZーDATAをW/2だけ遅延させる遅延値を算出し、算出した遅延値を可変遅延器6bの調整端子に出力するようにしても、外部で遅延量を設定することなく、入力データのデューティー比に応じた最適識別点にVCOが生成するクロックの立下りを合わせることができる。実施の形態6.

25 第11図および第12図を用いて、この発明の実施の形態6を説明する。第1 1図は、この発明における実施の形態6のクロックデータリカバリー回路の構成 を示すプロック図である。この発明における実施の形態6のクロックデータリカ バリー回路は、分周器85、位相比較器81、LPF82およびVCO83を有する第1のクロック生成回路8と、分周器95、位相比較器91、LPF92およびVCO93を有する第2のクロック生成回路9と、位相合成器10と、データ識別器4とで構成される。

5 第1のクロック生成回路8は、入力データRZ-DATAの立ち上がりエッジ と位相が一致するクロックCLKRを生成する。

分周器85は、たとえば、Tフリップフロップなどを用いて、入力データRZーDATAの立ち上がりを検出する毎に分周入力データRZーDATARを反転して、位相比較器81に出力する。

10 位相比較器81は、分周入力データRZ-DATARとVCO83で生成されたクロックCLKRとの位相を比較して、これら2つの信号の位相差を検出する。そして、検出した位相差をアナログ値で示した位相差信号FEORをLPF82に出力する。なお、位相比較器91の構成については、第2図に示した実施の形態1の位相比較器1と同様となるので、ここではその説明を省略する。

LPF82は、位相差信号FEORの高周波成分を除去して平坦化した電圧制 御信号をVCO83に出力する。VCO83は、電圧制御信号に基づいて発振周 波数を調整してクロックCLKRを生成し、生成したクロックCLKRを位相比 較器81と位相合成器10とに出力する。

第2のクロック生成回路9は、入力データRZ-DATAの立下りエッジと位 20 相が一致するクロックCLKRを生成する。

分周器95は、たとえば、Tフリップフロップなどを用いて、入力データRZーDATAの立下りを検出する毎に分周入力データRZーDATAFを反転して、位相比較器91に出力する。

位相比較器91は、分周入力データRZ-DATAFとVCO93で生成され たクロックCLKFとの位相を比較して、これら2つの信号の位相差を検出する。 そして、検出した位相差をアナログ値で示した位相差信号FEOFをLPF92 に出力する。なお、位相比較器91の構成については、第2図に示した実施の形

10

15

20

態1の位相比較器1と同様となるので、ここではその説明を省略する。

LPF92は、位相差信号FEORの高周波成分を除去して平坦化した電圧制御信号をVCO93に出力する。VCO93は、電圧制御信号に基づいて発振周波数を調整してクロックCLKFを生成し、生成したクロックCLKRを位相比較器91と位相合成器10とに出力する。

位相合成器10は、第1のクロック生成回路8で生成したクロックCLKRと 第2のクロック生成回路9で生成したクロックCLKFとを合成する。そして、 合成したクロックを反転させたクロックCLKMをデータ識別器4に出力する。

データ識別器4は、位相合成器10で合成されたクロックCLKMに基づいて 入力データRZ-DATAが"0"であるのか"1"であるのかを識別する。

つぎに、第12図のタイミングチャートを参照して、この実施の形態6のクロックデータリカバリー回路の動作を説明する。なお、第1のクロック生成回路8が入力データRZーDATAの立ち上がりと位相の一致するクロックCLKRを生成する動作、および第2のクロック生成回路9が入力データRZーDATAの立下りと位相の一致するクロックCLKFを生成する動作については、実施の形態1の分周器5、位相比較器1、LPF2およびVCO3でクロックCLKを生成する動作と同様となるので、ここではその説明を省略する。

ここで、第1のクロック生成回路8と第2のクロック生成回路9はロック状態であるものとする。すなわち、位相比較器81に入力される分周器85の出力である分周入力データRZーDATARの立ち上がりおよび立下りと、VCO81で生成されるクロックCLKRの立ち上がりとが一致しており、位相比較器91に入力される分周器95の出力である分周入力データRZーDATAFの立ち上がりおよび立下りと、VCO91で生成されるクロックCLKFの立ち上がりおよび立下りと、VCO91で生成されるクロックCLKFの立ち上がりとが一致しているものとする。

25 第12図に示すように、第1のクロック生成回路8の分周器85は、入力データRZ-DATAの立ち上がりを検出して出力である分周入力データRZ-DATARを反転し、第2のクロック生成回路9の分周器95は、入力データRZ-

10

15

20

25

DATAの立下りを検出して出力である分周入力データRZーDATAFを反転する。すなわち、第2のクロック生成回路9の分周入力データRZーDATAFは、第1のクロック生成回路9の分周入力データRZーDATARに対して、入力データRZーDATAのビット幅分の遅延している。

第1のクロック生成回路8と第2のクロック生成回路9はともにロック状態であるので、第2のクロック生成回路9で生成されたクロックCLKFは、第1のクロック生成回路で生成されたクロックCLKRに対して入力データRZーDATAのビット幅分の遅延している。位相合成器10は、これら2つのクロックCLKRとクロックCLKFを合成する。そして、合成したクロックを反転させたクロックCLKMをデータ識別器4に出力する。すなわち、位相合成器10は、入力データRZーDATAの立ち上がりとクロックの立ち上がりが一致しているクロックCLKRと、入力データRZーDATAの立下りとクロックの立下りが一致しているクロックCLKRと、入力データRZーDATAの立下りとクロックの立下りが不致しているクロックCLKFとを合成し、さらに反転することで、入力データRZーDATAの最適識別点にクロックの立下りをあわせこんだクロックCLKMを生成する。

データ識別器 4 は、クロック C L K M の立下りで入力データ R Z ー D A T A が "1" であるのか "0" であるのかを識別する。そして、識別したデータを識別データとして出力する。

このようにこの実施の形態6では、第1のクロック生成回路は、第1のクロック生成回路内の分周器が入力データの立ち上がりでデータを反転させて生成した分周入力データの変化点に位相を合わせた第1のクロックを生成し、第2のクロック生成回路は、第2のクロック生成回路内の分周器が入力データの立下りでデータを反転させて生成した分周入力データの変化点に位相を合わせた第2のクロックを生成し、位相合成器が、第1のクロックと第2のクロックを合成したクロックを反転させデータを識別するためのクロックを生成するようにしているため、常に入力データのデューティー比に応じた最適識別点でデータを識別することができる。

21

産業上の利用可能性

以上のように、本発明にかかるクロックデータリカバリー回路は、入力データを識別するためのクロックを入力データから生成する必要のある通信システムに有用であり、特に、入力データにRZデータを用いる通信システムに適している。

請求の範囲

- 1. 電圧制御発振器が生成したクロックに基づいて入力データを識別するデータ識別器と、
- 5 前記入力データを分周する分周器と、

前記電圧制御発振器が生成したクロックと前記分周器において分周された入力データとの位相差を検出して、該検出した位相差を無くすための位相差信号を生成する位相比較器と、

前記位相差信号に基づいて発振周波数を調整して前記クロックを生成して、前記 10 データ識別器と前記位相比較器とに出力する前記電圧制御発振器と、

を備えることを特徴とするクロックデータリカバリー回路。

- 2. 前記電圧制御発振器が生成したクロックを所定の時間だけ遅延させた遅延クロックを生成する可変遅延器、
- 15 を前記電圧制御発振器と前記位相比較器との間にさらに備え、

前記位相比較器は、

前記遅延クロックと前記分周器において分周された入力データとの位相差を検出 して前記位相差信号を生成することを特徴とする請求の範囲第1項に記載のクロックデータリカバリー回路。

20

- 3. 前記電圧制御発振器が生成したクロックを遅延させる所定の時間を外部より設定することを特徴とする請求の範囲第2項に記載のクロックデータリカバリー回路。
- 25 4. 前記入力データのデューティー比に基づいて前記電圧制御発振器が生成したクロックを遅延させる遅延時間を決定して、該決定した遅延時間を前記可変遅延器に出力するデューティー比検出器、

をさらに備えたことを特徴とする請求の範囲第2項に記載のクロックデータリカ バリー回路。

5. 前記分周器において分周された入力データを所定の時間だけ遅延させた遅 5 延分周入力データを生成する可変遅延器、

を前記分周器と前記位相比較器との間にさらに備え、

前記位相比較器は、

10

15

前記電圧制御発振器が生成したクロックと前記遅延分周入力データとの位相差を 検出して前記位相差信号を生成することを特徴とする請求の範囲第1項に記載の クロックデータリカバリー回路。

- 6. 前記分周器において分周された入力データを遅延させる所定の時間を外部より設定することを特徴とする請求の範囲第5項に記載のクロックデータリカバリー回路。
- 7. 前記入力データのデューティー比に基づいて前記分周器において分周された入力データを遅延させる遅延時間を決定して、該決定した遅延時間を前記可変遅延器に出力するデューティー比検出器、

をさらに備えたことを特徴とする請求の範囲第5項に記載のクロックデータリカ 20 バリー回路。

8. 前記入力データを所定の時間だけ遅延させた遅延入力データを生成する可変遅延器、

を前記データ識別器の前段にさらに備え、

25 前記データ識別器は、

前記電圧制御発振器が生成したクロックに基づいて前記遅延入力データを識別することを特徴とする請求の範囲第1項に記載のクロックデータリカバリー回路。

- 9. 前記入力データを遅延させる所定の時間を外部より設定することを特徴とする請求の範囲第8項に記載のクロックデータリカバリー回路。
- 5 10. 前記入力データのデューティー比に基づいて前記入力データを遅延させる遅延時間を決定して、該決定した遅延時間を前記可変遅延器に出力するデューティー比検出器、

をさらに備えたことを特徴とする請求の範囲第8項に記載のクロックデータリカ バリー回路。

10

11. 入力データの立ち上がりに同期した第1のクロックを生成する第1のクロック生成回路と、

前記入力データの立下りに同期した第2のクロックを生成する第2のクロック生成回路と、

- 15 前記第1のクロックと前記第2のクロックとを合成して、該第1のクロックと該 第2のクロックとの中間位相のクロックをデータ識別器に出力する位相合成器と、 前記中間位相のクロックに基づいて前記入力データを識別するデータ識別器と、 を備えることを特徴とするクロックデータリカバリー回路。
- 20 12. 前記第1のクロック生成回路は、

前記入力データの立ち上がりで該入力データを分周する分周器と、

前記第1のクロックと前記分周器において分周された入力データとの位相差を検 出して、該検出した位相差を無くすための位相差信号を生成する位相比較器と、 前記位相差信号に基づいて発振周波数を調整して前記前記第1のクロックを生成

25 して、前記位相合成器と前記位相比較器とに出力する前記電圧制御発振器と、


を備え、

前記第2のクロック生成回路は、

前記入力データの立下りで該入力データを分周する分周器と、


前記第2のクロックと前記分周器において分周された入力データとの位相差を検 出して、該検出した位相差を無くすための位相差信号を生成する位相比較器と、 前記位相差信号に基づいて発振周波数を調整して前記第2のクロックを生成して、 前記位相合成器と前記位相比較器とに出力する前記電圧制御発振器と、

を備えたことを特徴とする請求の範囲第11項に記載のクロックデータリカバリー回路。





2/14


第2図





第3図






















データ識別器 CĽK 000 調整端子 9 可変運延器 HH. FÉO 位相比較器 (5 RZ-DATA1 CLKD 分周器 RZ-DATA









13/14

第14図




第15図




14/14

第16図



第17図





International application No. PCT/JP03/05584

A. CLASSIFICATION OF SUBJECT MATTER					
Int.Cl ⁷ H04L7/033, H03L7/08					
According to International Patent Classification (IPC) or to both national classification and IPC					
D FIELDS	SSEARCHED				
	ocumentation searched (classification system followed by	ov classification symbols)			
Int.	Cl ⁷ H04L7/033, H03L7/08	, ······,			
	<u>.</u>		I		
Documentat	ion searched other than minimum documentation to the	extent that such documents are included	in the fields searched		
	iyo Shinan Koho 1926-1996	Jitsuyo Shinan Toroku Koho			
Kokai	Jitsuyo Shinan Koho 1971-2003	Toroku Jitsuyo Shinan Koho	o 1994–2003		
Electronic d	ata base consulted during the international search (name	e of data base and, where practicable, sear	rch terms used)		
		<u> </u>			
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.		
Х	JP 10-145348 A (NEC Corp.),		1		
Y	29 May, 1998 (29.05.98),		2-10		
A	Fig. 2, and explanations ther		11,12		
	& EP 829983 A2 & US	6154511 A			
Y	JP 2001-210020 A (Hitachi, L	td).	2-4,8-10		
_	03 August, 2001 (03.08.01),	.,,	2 1/0 20		
	Fig. 1, and explanations ther	eof			
	& US 2001/0010670 A1				
Y	JP 61-114628 A (Fujitsu Ltd.	`	5-7		
1	02 June, 1986 (02.06.86),	′′	J ,		
	Fig. 4, and explanations ther	reof			
	(Family: none)				
		,	-		
			•		
× Furth	er documents are listed in the continuation of Box C.	See patent family annex.			
			motional filing data or		
"A" docum	l categories of cited documents: ent defining the general state of the art which is not	priority date and not in conflict with the	he application but cited to		
	ered to be of particular relevance document but published on or after the international filing	understand the principle or theory und "X" document of particular relevance; the			
date		considered novel or cannot be conside	red to involve an inventive		
	ent which may throw doubts on priority claim(s) or which is o establish the publication date of another citation or other	step when the document is taken alone document of particular relevance; the	claimed invention cannot be		
	special reason (as specified) considered to involve an inventive step when the docume				
means		combination being obvious to a person	n skilled in the art		
	"P" document published prior to the international filing date but later "&" document member of the same patent family than the priority date claimed				
Date of the actual completion of the international search Date		Date of mailing of the international sear			
06 ₽	August, 2003 (06.08.03)	19 August, 2003 (19	9.08.03)		
	nailing address of the ISA/	Authorized officer			
Japanese Patent Office					
Foodimile N	1_	Telephone No	į		



International application No. PCT/JP03/05584

	Citation of document with indication where amountains of the released according	Relevant to claim No
Category*	Citation of document, with indication, where appropriate, of the relevant passages JP 10-327068 A (NEC Corp.),	4,7,10
1	08 December, 1998 (08.12.98),	4,,,10
	Fig. 1, and explanation thereof	}
	& US 6236696 B1	}
A	JP 61-171320 U (NEC Corp.),	11,12
	24 October, 1986 (24.10.86),	
	Full text (Family: none)	}
	(rantry. none,	
1		· ·
		1
	·	
	•	
		1
		Ì
İ		
	•	
	·	1
i		1
	•	
	·	1
j		ł

A. 発明の属する分野の分類 (国際	景特許分類(IPC))
--------------------	-------------------	---

Int. Cl' H04L7/033,

H03L7/08

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' H04L7/033, H03L7/08

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1996年

日本国公開実用新案公報

1971-2003年

日本国実用新案登録公報

1996-2003年

日本国登録実用新案公報

1994-2003年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献			
引用文献の		関連する	
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号	
X	JP 10-145348 A (日本電気株式会社) 1998. 0	1	
	5. 29, 第2図とその説明を参照		
Y	&EP 829983 A2 &US 6154511 A	$2-1\ 0$	
A		11, 12	
Y	JP 2001-210020 A (株式会社日立製作所) 200	2-4,	
	1. 08. 03, 第1図とその説明を参照	8-10	
	&US 2001/0010670 A1		

x C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 国際調査報告の発送日 19.08.03 06.08.03 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 5 K 9382 日本国特許庁(ISA/JP) 阿部 郵便番号100-8915 東京都千代田区段が関三丁目4番3号 電話番号 03-3581-1101 内線 3555

	国际网络节 17 17 11 0			
C (続き). 関連すると認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
Y	JP 61-114628 A (富士通株式会社) 1986.0 6.02, 第4図とその説明を参照 (ファミリーなし)	5 — 7		
Y	JP 10-327068 A (日本電気株式会社) 1998.1 2.08, 第1図とその説明を参照 &US 6236696 B1	4, 7, 10		
A .	JP 61-171320 U (日本電気株式会社) 1986. 1 0.24,全文を参照 (ファミリーなし)	11, 12		
		·		
		•		